目錄 一、 芯片集成技術(shù)演進(jìn)趨勢(shì)

二、 三維異構(gòu)單芯片集成技術(shù)

相關(guān)產(chǎn)品及市場(chǎng)需求

2005年起CPU頻率和性能提升幅度變小

在保持原有功耗基礎(chǔ)上，只能通過(guò)增加

晶體管和核心數(shù)來(lái)提升單芯片性能

CPU供應(yīng)商已轉(zhuǎn)向采用多核CPU體系結(jié)構(gòu)

摩爾定律（集成電路上可容納的晶體管數(shù)目在大約

每經(jīng)過(guò)18個(gè)月便會(huì)增加一倍，即處理器的性能每隔

兩年翻一倍）逐漸失效：

全球最新制程已達(dá)到2nm，一個(gè)硅原子大0.11nm，

進(jìn)一步縮微已開始遇到物理學(xué)上的障礙；中國(guó)7nm

遭美國(guó)封禁。

2016年DRAM進(jìn)入1Xnm節(jié)點(diǎn)后，技術(shù)升級(jí)

放緩

因使用EUV成本不經(jīng)濟(jì)，14nm節(jié)點(diǎn)將持續(xù)

相當(dāng)長(zhǎng)時(shí)間；即使使用EUV，12nm~10nm

為DRAM現(xiàn)有設(shè)計(jì)架構(gòu)下的最后一代

DRAM技術(shù)替代方案尋找中（4F2單元或

HBM？）

2.芯片集成技術(shù)的發(fā)展遇到瓶頸 在摩爾定律指引不斷提升集成電 路芯片性能的道路走到盡頭之時(shí)， 除了線寬縮小以外，新材料、新架 構(gòu)、新工藝成為突破方向，其中微 電子材料、晶體管結(jié)構(gòu)、工藝集成 架構(gòu)是芯片演進(jìn)的可選方案。然而 芯片集成技術(shù)發(fā)展與實(shí)施的瓶頸表 現(xiàn)在內(nèi)存墻、功耗墻和先進(jìn)制程受 限三個(gè)維度上，內(nèi)存帶寬的升高跟 不上高性能系統(tǒng)集成芯片運(yùn)算性能 的提高，數(shù)據(jù)搬運(yùn)功耗升高使高性 能系統(tǒng)集成芯片的應(yīng)用困難重重， 因此，新架構(gòu)拓展尤為重要。

3.芯片架構(gòu)由二維向三維發(fā)展 基于二維芯片技術(shù)已接近材料 物理極限（現(xiàn)有的14、10、7納米 等產(chǎn)品如何降低功耗成為集成電路 發(fā)展的難題）以及三維集成的潛在 優(yōu)勢(shì)（在不減小器件特征尺寸的情 況下增加單位面積的晶體管數(shù)量； 用較短的垂直連接取代較長(zhǎng)的水平 連接和對(duì)不同層器件的優(yōu)化改進(jìn)芯 片的性能；相對(duì)簡(jiǎn)單地集成不同技 術(shù)），全球各大半導(dǎo)體公司在近年 來(lái)紛紛投入巨資開展對(duì)三維集成工 藝的開發(fā)，如英特爾聯(lián)合美光推出 革命性的 3DXpoint 新技術(shù)；三星和 長(zhǎng)江存儲(chǔ)實(shí)現(xiàn)多層 3DNAND 閃存， 成為存儲(chǔ)領(lǐng)域的顛覆性產(chǎn)品；臺(tái)積 電的整合扇出晶圓級(jí)封裝技術(shù)成功 應(yīng)用于蘋果公司最新的處理器中。 不同的單芯片三維集成架構(gòu)也不同。

1.異構(gòu)集成可使摩爾定律在三維結(jié)構(gòu)得以延續(xù)

過(guò)去55年摩爾定律推動(dòng)著半導(dǎo)體產(chǎn)

業(yè)的發(fā)展，現(xiàn)在摩爾定律雖已減緩，但

仍會(huì)持續(xù)向前。集成電路從二維集成到

三維集成，可實(shí)現(xiàn)性能提升、面積縮小、

功效降低等效果，為解決芯片集成技術(shù)

的發(fā)展與實(shí)施時(shí)的內(nèi)存墻、功耗墻、先

進(jìn)制程三個(gè)痛點(diǎn)提供了可實(shí)現(xiàn)途徑。

2.三維異構(gòu)集成引領(lǐng)高性能芯片新賽道

? 前端堆疊（異構(gòu)集成）

? CoW（Chip on Wafer） ： 臺(tái)積電

? WoW（Wafer on Wafer） ：芯盟、臺(tái)積電

? DoW （Die on Wafer) ：芯盟

? 后道先進(jìn)封裝

? CoWoS：臺(tái)積電

? InFO：臺(tái)積電

? Chiplets：臺(tái)積電

Chip：芯片 Wafer：晶圓 Die：晶粒

（wafer經(jīng)過(guò)切割、測(cè)試后, 將完好的、穩(wěn)定的、

足容量的Die取下，封裝形成Chip）

3.三維異構(gòu)集成芯片的主要玩家

境外主要玩家：臺(tái)積電、英特爾。（兩家主要均為2.5D先進(jìn)封裝）

臺(tái)積電2019年發(fā)布的異構(gòu)集成技術(shù)，同樣采用WoW的鍵合方式，這種革命性的堆疊晶圓技術(shù)，就像是3DNAND閃

存多層堆疊一樣，將兩層Die以鏡像方式垂直堆疊起來(lái)。三維異構(gòu)集成的技術(shù)路線跟芯盟科技接近，但沒(méi)有芯盟科技

專注。此外，臺(tái)積電相對(duì)芯盟科技進(jìn)度較慢和封閉

英特爾異構(gòu)集成技術(shù)以“混搭”為主，2017年收購(gòu)了FPGA芯片供應(yīng)商Altera，

"嵌入式多芯片互連橋接"封裝技術(shù)，就

是英特爾混搭異構(gòu)計(jì)算策略的一個(gè)關(guān)鍵技術(shù),成功解決了酷睿、至強(qiáng)這種主流CPU跟高性能FPGA之間的高速互聯(lián)。

三維異構(gòu)集成的技術(shù)路線與臺(tái)積電、芯盟科技不同。

境內(nèi)玩家：芯盟科技、阿里達(dá)摩院。（兩家均為3D混合鍵合堆疊）。

芯盟科技專注于異構(gòu)單芯片集成技術(shù)，是唯一一家能把這一技術(shù)做到量產(chǎn)的公司。2020年9月發(fā)布全球首款HITOC

技術(shù)AI芯片Sunrise，首創(chuàng)的“零緩存”芯片架構(gòu)從根本上打破“內(nèi)存墻”，顛覆了傳統(tǒng)存儲(chǔ)體系。采用成熟工藝生產(chǎn)，

系統(tǒng)架構(gòu)的功耗和成本優(yōu)勢(shì)明顯，具備高帶寬、低存儲(chǔ)成本以及高能效比的優(yōu)勢(shì)。

阿里達(dá)摩院2021年12月成功研發(fā)全球首款基于 DRAM 的 3D 鍵合堆疊存算一體 AI 芯片。該芯片可滿足 AI 等場(chǎng)景

對(duì)高帶寬、高容量?jī)?nèi)存和極致算力的需求。技術(shù)與芯盟科技基本類似（除細(xì)節(jié)外），區(qū)別是還處在實(shí)驗(yàn)室階段（芯

盟科技的技術(shù)已應(yīng)用在產(chǎn)線）。

臺(tái)積電的CoWoS、InFO技術(shù)

4.芯盟科技的HITOC?技術(shù)

芯盟科技的HITOC?技術(shù)運(yùn)用先進(jìn)的晶圓對(duì)晶圓（WOW）混合鍵合集成電路制造工藝技術(shù)，成功地將多功能SOC

芯片與分布式DRAM芯片上下集成為一塊超高性能單芯片。相比傳統(tǒng)SOC外接 DDR或使用基于HBM的2.5D先進(jìn)封

裝方式，HITOC?技術(shù)極大的增加了連線密度和數(shù)量，省去了PHY接口并大大縮短了連線長(zhǎng)度，從而可以顯著地減

少系統(tǒng)功耗和面積，大大提高存儲(chǔ)帶寬，進(jìn)而打通內(nèi)存瓶頸，使芯片系統(tǒng)整體運(yùn)算性能大大增強(qiáng)。

目前為晶圓對(duì)晶圓（Wafer-on-Wafer）的鍵合技術(shù)架構(gòu)；

未來(lái)將嘗試晶粒對(duì)晶圓（Die-on-Wafer)的鍵合技術(shù)架構(gòu)。

堆疊DRAM，和邏輯芯片距離極大縮小

眾核架構(gòu)，專用DRAM，減少數(shù)據(jù)搬移

零緩存技術(shù)，極低cache（高速緩沖存儲(chǔ)器）功耗消耗

功耗優(yōu)勢(shì) 內(nèi)存帶寬優(yōu)勢(shì)

HITOC?技術(shù)優(yōu)勢(shì)

2020年9月芯盟發(fā)布了全球首款HITOC技術(shù)AI芯片

SUNRISE，帶寬高達(dá)1.8TB/s，內(nèi)存容量4.5Gb，

算力25TOPS

在嚴(yán)峻的先進(jìn)制程競(jìng)爭(zhēng)

環(huán)境下，芯盟HITOCTM

技術(shù)及SOH架構(gòu)可作為

各類先進(jìn)芯片的替代性

解決方案，系統(tǒng)架構(gòu)的

功耗和成本優(yōu)勢(shì)明顯，

具備高帶寬、低存儲(chǔ)成

本以及高能效比的優(yōu)勢(shì)。

芯盟基于HITOC技術(shù)

的AI芯片Sunrise采用

40nm成熟工藝， 在峰

值性能、存儲(chǔ)器容量、

能效比、成本方面顯著

優(yōu)于普通先進(jìn)邏輯芯片。

全球三維集成電路市場(chǎng)在最近3-5年內(nèi)已顯示出非?？焖俚姆€(wěn)定增長(zhǎng)趨勢(shì)，將從2016年的283億元人民幣增加

到 2022年的763億元人民幣，復(fù)合增長(zhǎng)率達(dá) 18%。三維集成技術(shù)的潛在市場(chǎng)（Memory存儲(chǔ)+ASIC專用集成電路

+CIS影像傳感)規(guī)模2020年為232億美元（Memory 80億美元+ASIC 24億美元+CIS 128億美元)，2024年為532億

美元（Memory 147億美元+ASIC 220億美元+CIS 165億美元)。2020年-2024年市場(chǎng)規(guī)模增長(zhǎng)最快的是ASIC，四

年間增長(zhǎng)196億美元。受到體積小、運(yùn)行速度高、功耗低等特點(diǎn)影響，ASIC芯片價(jià)格遠(yuǎn)低于CPU、GPU、FPGA

芯片。當(dāng)前全球市場(chǎng)ASIC芯片平均價(jià)格約為3美元，遠(yuǎn)期若達(dá)到量產(chǎn)規(guī)模價(jià)格有望保持持續(xù)下降態(tài)勢(shì)。ASIC芯片

行業(yè)處于發(fā)展初期，在微型機(jī)電、智能終端等領(lǐng)域應(yīng)用尚不成熟，未形成規(guī)?；鲩L(zhǎng)態(tài)勢(shì)。

三維異構(gòu)集成技術(shù)市場(chǎng)前景廣闊

芯盟科技是目前全球唯一能量產(chǎn)單芯片三維異構(gòu)集成技術(shù)的企業(yè)，為客戶提供1+1到1+4的晶圓

異構(gòu)集成技術(shù)服務(wù)和高性能芯片產(chǎn)品。

三維異構(gòu)集成產(chǎn)品未來(lái)布局

4.基于SOH架構(gòu)的AD（自動(dòng)駕駛）芯片：在帶寬、能效比、存儲(chǔ)成本方面優(yōu)勢(shì)明顯，大算力

（特斯拉算力144tops ， 芯盟算力500tops ）、低功耗，將應(yīng)用于L4\\L5級(jí)別的自動(dòng)駕駛芯片市場(chǎng)。

2.基于HITOC技術(shù)的Sunrise AI加速器芯片：處理缺陷圖片速度更快，功耗更低，成本更低。芯盟

科技與豪微科技基于HITOC? 技術(shù)聯(lián)合研發(fā)的布谷鳥2芯片，創(chuàng)新實(shí)現(xiàn)了大容量存算一體3D架構(gòu)，

實(shí)現(xiàn)了性能飛躍，可為數(shù)據(jù)中心、隱私計(jì)算、元宇宙等市場(chǎng)，提供更高效經(jīng)濟(jì)的計(jì)算服務(wù)。

3.基于SOH架構(gòu)的VHM芯片：HBM作為新一代高帶寬存儲(chǔ)器可以縮減30%體積、降低50%能耗，

突破內(nèi)存容量與帶寬瓶頸，在超級(jí)計(jì)算機(jī)、人工智能、GPU等應(yīng)用領(lǐng)域需求巨大，但受限于產(chǎn)能、

技術(shù)等因素，目前國(guó)內(nèi)沒(méi)有穩(wěn)定的HBM供應(yīng)。VHM芯片有望替代HBM。

1.基于HITOC技術(shù)的系統(tǒng)集成服務(wù)：包括設(shè)計(jì)服務(wù)、代工服務(wù)（邏輯代工+混合鍵合代工），

可應(yīng)用于AI、高性能計(jì)算機(jī)(礦機(jī)、超算)、高帶寬存儲(chǔ)器等方向。目前已有四個(gè)客戶。

滿足L4/L5要求的超高NPU算力

等同或高于市場(chǎng)競(jìng)品的算力能耗比

低于市場(chǎng)競(jìng)品的成本

采用國(guó)內(nèi)自主可控的芯片制造工藝技術(shù)

基于SOH架構(gòu)的VHM因其高帶寬、大存儲(chǔ)的

優(yōu)勢(shì)，有望成為自主可控的HBM替代產(chǎn)品

三維異構(gòu)集成高性能芯片新賽道

謝謝！

16